SSブログ
English Version

Z80GALの構想(その10)回路図とパターン設計 [Z80]

 Z80を高速(20MHz)で動作させることで、周辺ICの機能をソフトで代行し、チップ数の少ないZ80シングルボードを作ろうと始めた今回の試みですが、CP/Mも快適に動くようになりゴールに近づいてきたので回路図の整理とパターン設計を行ってみました。

 全体の概要を改めてまとめてみると

  1. チップ構成
     当初の予定通り、8ピンのICも含めて5チップ構成でCP/Mが快適に動くようになりました。
     使用したICは次の通りで、全てDIPパッケージのICです。

    1. Z80
       Z84C0020PEG(40PIN)をクロック上限の20MHzで動作させています。
       メモリも下記のように高速なものを使い、wait無しで動作しています。9600bpsの調歩同期式シリアル通信をソフトで実現するために34.7us間隔で割込み処理を実行していることから処理能力は14.516MHz相当になります(今後改善する可能性もある)。
       当然ですが、シリアル入力をバックグラウンドでセンスしなければ(タイマー割込みを禁止すれば)20MHz相当のスピードになります。
      ★変更 2020/12/30
       処理能力を16MHz相当に変更。詳細は「Z80GALの構想(その8)Blocking/Deblockingの実装」を参照してください。

    2. RAM
       UM61512-15(32PIN)を使用しました。ピン数が少し多いですが、64Kx8bitのスタティックRAMでアクセスタイムは15nsと高速です。

    3. EEPROM
       W27C512-45(28PIN)でアクセスタイムが45nsでROMではかなり速い方だと思います。Z80のメモリ空間の後半は常にRAMをアクセスできるようにしているので、EEPROMのサイズは64Kx8bitですがZ80のメモリ空間の前半の32KBにマッピングしています。
       ジャンパーピンの設定によりメモリ空間にマッピングされるのがどちらか(EEPROMの前半か後半か)を選択可能としました。
       メモリライトは常にRAMが対象となり、メモリリードはEEPROMかRAMかをI/Oでコントロールできるようにしています。

    4. GAL
       GAL22V10D(24PIN)を使用しています。詳細は「Z80GALの構想(その2)GALの設計」の記事を参照してください。

    5. クロック発振&タイマー割込み信号生成
       PIC12F683(8PIN)で水晶発振子用バッファとタイマー割込み用のインターバル信号を生成しています。
       発振部分は後段に一段バッファを設けたかったのですがICが追加になってしまうので後段バッファは無しにしています(PIC12F683の内蔵コンパレータをバッファにできないか試みましたが20MHzでは利得が落ちて駄目でした)

  2. ソフトで代行した機能
     調歩同期式シリアル通信(9600bps)をタイマー割込みを使ってバックグラウンドでの受信センスも含めて実現しています。詳細は「Z80GALの構想(その5)タイマ割込みによるシリアル通信」を参照してください。
     また、SDカードとのインターフェースであるSPIインターフェースをソフトウェアにより実現しています。こちらも詳細は「Z80GALの構想(その6)SPIインターフェースの実装」を参照願います。

  3. 回路図
     今後変更する可能性もありますが、現時点での回路図は下図の通りです。

    ★変更 2021/01/06
     ATF22V10C対応(リセット部の抵抗を10Kから33Kに変更)
    ★変更 2021/02/05
     リセット時の動作の違いはSDカード依存だったのでリセット部抵抗を10Kに戻した


  4. パターン設計
     下図が今回設計した基板のパターン図でトップ面とボトム面を重ねて表示したものです。黄色の細い線はグランドの接続を示していて、グランドをベタパターン化した際に接続されます(接続されない場合はviaを打つ)。

    トップとボトムのパターン(ベタグランド化前)

     トップ面のグランドをベタパターン化したものが下図です。
     今回はMicroSDカードを使って小型化を図りました。SDカードコネクタは秋月さんから購入したヒロセ・マイクロSDカードコネクタを使用しています。
     11ピン~14ピン(周囲の淵にあるピン)は未使用ですが強度を高めるために周りをベタパターン化しました。

    トップパターン(ベタグランド化後)

     下図がボトム面のパターンです。トップ面もそうですが今回はチップ数が多いので結構混雑度の高いパターンになっています。

    ボトムパターン(ベタグランド化後)


★追記 2020/12/11 {
 試作基板評価結果を反映して回路図とパターン図をアップデートしました。


 【主な変更点】
  • Versionを0.01aに変更
  • microSDの配線を修正
  • R7を10Kから1Kに修正
  • シルクの日付を修正
  • ダイオードの極性が判り易いシルクに変更
  • ダイオードを1種類に統一


試作基板(Ver0.01)

}


[TOP] [ 前へ ] 連載記事 [ 次へ ]

nice!(0)  コメント(0) 
共通テーマ:趣味・カルチャー

nice! 0

コメント 0

コメントを書く

お名前:
URL:
コメント:
画像認証:
下の画像に表示されている文字を入力してください。